シニアテストエンジニア

職務概要（Job Description）

東京都小平市のエンジニアリングチームに参画し、最先端の半導体製品における量産テストソリューションの開発・導入をリードする経験豊富な半導体テストエンジニアを募集します。 テスト戦略の策定やテストハードウェア開発から、特性評価（Characterization）、信頼性・量産認定（Qualification）、量産立ち上げ（Production Release）、そして継続的な改善に至るまで、テスト開発ライフサイクル全般にハンズオンで携わっていただきます。 本ポジションでは、品質、製造容易性（Manufacturability）、テストカバレッジ、テスト効率、歩留まり（Yield）、およびテストコスト（Cost of Test）の最適化に強くフォーカスしつつ、高度な技術課題の解決や、国内外のエンジニアリング・製造チームとの連携を推進していただきます。

主な業務内容（Key Responsibilities）

• ウェーハソート／プローブ検査、特性評価、量産認定、およびファイナルテスト（選別工程）における半導体テスト戦略、テストプラン、DFT（テスト容易化設計）要件、テスト手法、およびATE（自動試験装置）ソリューションの開発・実装。

• テストカバレッジ、測定精度、テスト時間（Test Time）、マルチサイト効率、歩留まり、テストコストの最適化を見据えた、C/C++および各ATEプラットフォーム固有のプログラミング環境を用いたテストプログラムの開発・デバッグ・最適化・保守。

• パワーICおよびアナログ／ミックスドシグナル半導体製品向けの堅牢なテストソリューション（大電流試験／ハイカレントテストの適切な技術を含む）の開発。

• ロードボード（Load Board）、DUTインターフェースボード、プローブインターフェース、および関連回路を含むテストハードウェアの設計・デバッグ。

• ファーストシリコン（初物チップ）完成前に、テスト手法、テストプログラムの機能、ATE実装を検証するためのプリシリコン・シミュレーション（Pre-silicon Simulation）を活用したテストソリューションの妥当性確認。

• アナログおよびミックスドシグナル工学の深い基礎知識を応用し、デバイス、ATE、テストプログラム、テストハードウェア、製造環境間の複雑な相互作用に起因するトラブルシューティングを実施。

• テスト手法のバリデーションおよび量産準備業務（ATEとベンチ測定の相関確認／ATE-to-Bench Correlation、スパイクチェック、特性評価、GR&R;、ガードバンド解析、テストリミット検証など）の遂行。

• テスト時間の短縮、マルチサイト同時測定効率の向上、歩留まり改善、テストの堅牢性向上、テストコスト削減の推進。

• テスト開発のマイルストーン、スケジュール、依存関係、技術的リスクおよび緩和策の策定と、プロジェクト関係者への明確な進捗・課題共有。

• 日本国内および海外拠点の製品開発、設計、DFT、システム、製造、品質保証などの各エンジニアリングチームとの連携。

• 他のエンジニアに対する技術指導・メンタリングの提供、およびテストエンジニアリングの手法・プロセスの継続的改善への貢献。

Function: Engineering
Experience Level: Mid-Senior Level